Yadro·Москва, Санкт-Петербург, Минск, Нижний Новгород·9 февр.
Ведущий инженер системной верификации CPU IP
Ориентир по рынку≈ 250 000 – 400 000 ₽наша приблизительная оценка по 58 вакансиям этой роли и грейда, у работодателя вилка не указана
🌍 УдалённоSeniorПолная занятостьПродуктовая
Стоит ли откликаться
Сначала уточните детали
Объявление открыто подозрительно долго. Прежде чем тратить время на отклик, проверьте, ищут ли ещё.
2 из 4 в норме
Открыта долго: как понять до отклика, ищут ли ещё
Деньги
Вилку работодатель не назвал. Ориентир на созвон: столько платят в 58 похожих вакансиях Инженер уровня Senior.
Живость
Висит дольше, чем обычно закрываются такие вакансии:
- Висит 252 дня
- Висит дольше 90% вакансий того же грейда
- У компании 77 из 121 вакансий висят дольше обычного
- Зарплата не указана
- Компания обычно держит вакансии открытыми 667 дней
Описание
Расписано подробно: обязанностей 13, требований 22. Картина ясна до первого созвона.
- Не сказано
- как оформят, из каких стран можно работать и часовой пояс команды
Что требуют
ОбязательноLinuxGitBashPython
Надбавка к зарплате на этом уровне: Python +22%.
Полный разбор в Pro
Это короткий разбор. В Pro полный: под эту вакансию и ваше резюме
Сколько просить
Не продешевите: сумма под ваше резюме, нижняя граница и готовые фразы для торга
Ваше резюме против требований
Пройдёт ли ваше резюме фильтр: что совпало с требованиями и что дописать до отклика
Спросить у работодателя
Что стоит спросить: вопросы именно к этой вакансии для первого созвона
Когда откликаться
Стоит ли спешить: за сколько дней эта компания обычно закрывает вакансии
30 дней Pro: полный разбор каждой вакансииЧто ещё входит в Pro
Наша компания
Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств. Команда системной верификации высокопроизводительных процессорных ядер и кластеров (CPU IP) приглашает Ведущего инженера
Чем предстоит заниматься
Владение системной верификацией функционала RISC-V ядра. Понимание его реализации, взаимовлияний и системных взаимодействий
Участие в разработке стратегии верификации продукта с курируемым набором фичей
Разработка и ревью тест планов
Разработка и ревью низкоуровневых тестов на C или Assembler
Разработка и ревью требований для имеющихся и новых инструментов верификации, их обоснование, приёмка результата от смежных подразделений, внедрение в процесс верификации
Разработка требований для имеющихся и новых инструментов верификации, их обоснование, реализация, внедрение в процесс верификации, ревью требований смежных групп
Разработка тестового окружения, скриптов автоматизации запуска тестов
Оценка работ по верификации по времени выполнения работ и нахождение компромиссов с учетом имеющихся ресурсов
Разработка и ревью документации по кодовой базе тестов, используемым инструментам
Отладка тестов в RTL-симуляторе / функциональном симуляторе / прототипе / готовом СнК
Запуски регрессионного тестирования
Анализ и ревью тестов по своим подсистемам и фичам для улучшения покрытия
Нести ответственность за результат тестирования по порученным направлениям
Наши требования
Опыт работы системным верификатором от 5 лет
Уверенное знание архитектуры и набора команд любого современного процессора
Опыт работы в качестве технического лида
Уверенное знание языка C
Уверенное знание ассемблера
Уверенное знание линкер-скриптов
Уверенное знание системы сборки make, либо аналогичной (cmake)
Опыт использования gcc, gas либо аналогичных тулчейнов llvm clang
Уверенное использование отладчиком gdb или аналогичным по функциональности
Уверенный пользователь Linux (включая cli & shell programming)
Опыт работы в git
Умение читать и писать на скриптовых языках bash, tcl, python
Опыт работы с RTL симуляторами
Опыт работы с кодовым и функциональным покрытием
Опыт работы с золотыми референс моделями
Опыт отладки на прототипе FPGA
Знание английского языка на уровне чтения технической документации
Знание SystemVerilog
Знание UVM
Уверенное знание архитектуры и набора команд RISC-V
Уверенное знание ассемблера RISC-V
Знание AXI, CHI интерфейсов