Опыт работы от 2 лет в области верификации цифровых схем или разработки RTL, включая академический опыт
Хорошее знание Verilog/SystemVerilog и практический опыт построения тестовых окружений
Опыт с RTL-симуляторами (VCS, Xcelium, QuestaSim)
Опыт работы в Linux-окружении и с системами контроля версий (Git)
Навыки написания и отладки скриптов для автоматизации задач (Python/Perl/Tcl/Shell)
Понимание основ цифровой схемотехники и принципов функциональной верификации
Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы
Опыт работы с высокоскоростными интерфейсам (1G Ethernet, PCIe, SATA, USB, DDR3) и/или VIP для них
Использование формальной верификации
Умение работать с FPGA Xilinx
Знание языков программирования С/С++ или ASM
Знания в области цифровой обработки сигналов (DSP)
Опыт работы с DPI
Знакомство с современными AMBA-интерфейсами (AXI4/5, AHB, AXI-Lite, AXI-Stream)
Знакомство с PyUVM, cocotb
Понимание пирамиды тестирования, стратегии покрытия
Опыт работы с Jira и Confluence