Наши требования
Опыт верификации и/или разработки RTL от 3 лет
Знакомство с архитектурой 1+ современного процессора
Уверенный пользователь RTL симулятора (any vendor)
Хорошее знание Verilog/SystemVerilog
Владение скриптовыми языками (perl/python/tcl/shell scripting)
Уверенный пользователь Linux
Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы
Опыт программирования на ASM, С
Опыт с системами Continuous Integration
Знакомство с OVM/UVM
Знакомство с современными SoC интерфейсами (AXI, AHB, OCP)
Знакомство с cocotb