· Разработка и верификация цифровых устройств на основе ПЛИС (FPGA) для спутниковых систем связи.

· Участие во всем жизненном цикле проекта: от анализа требований и разработки архитектуры до реализации, отладки на стенде и сопровождения.

· Написание HDL-кода для реализации алгоритмов ЦОС и различных интерфейсов.

· Создание unit-тестов, скриптов для автоматизации.

· Взаимодействие со смежными командами: разработчиками программного обеспечения, схемотехниками, системными инженерами.

· Высшее техническое образование (радиотехника, электроника, вычислительная техника, физика).

· Опыт разработки под ПЛИС от 2-х лет.

· Знание синтезируемого подмножества языка описания аппаратуры Verilog, SystemVerilog.

· Опыт работы в САПР ISE и VIVADO.

· Опыт написания тестбенчей и верификации в среде ModelSim.

· Умение работать с осциллографом, анализатором протоколов и другим лабораторным оборудованием для отладки на плате.

· Понимание основ алгоритмов ЦОС.

· Опыт работы с интерфейсами (DDR3, USB, Ethernet).

· Глубокие знания алгоритмов ЦОС (FFT, DDC, модуляция и т.д.). Владение MatLab для их отладки.

· Знание методологии верификации UVM.

График работы: 5/2 После испытательного срока готовы предложить гибридный график работы по согласованию с руководителем.